はじめに
2026年9月8日、ASML と TSMC が「High-NA EUV 向けに、フォトマスクを現行の6インチから12インチへ移行させる業界イニシアティブ」を発表しました。SPIE BACUS（フォトマスク技術の国際会議）に先立つ9月7日に設立され、12インチマスクのパイロットラインを2031年までに、12インチ対応の High-NA 露光機で先端ノードの量産を2033年までに、という目標です。同じ日に Samsung が「イニシアティブに参加する」「High-NA EUV を DRAM の量産に業界で初めて2028年までに導入する」と発表し、Intel Foundry も ASML と連名で「6×12インチマスクへの移行と、現行6インチマスクでのスティッチングの両方を進める」と表明しています。
数字だけ見ると「マスクが2倍になる」「7年先の話」で終わりそうですが、この発表には光学の制約を、部材の規格を変えることで解くという工学の選択が詰まっています。High-NA EUV は解像度を上げるために鏡を大きくし、その代償として一度に焼ける面積（露光フィールド）が半分になりました。大きなチップは2回に分けて焼いて「縫う」ことになる。マスクを大きくすれば、それが元に戻る——というのが今回の話の骨格です。
当サイトはファウンドリ戦争2026で TSMC N2 と Intel 18A を、Rapidus 2nmで日本の先端ノードを追ってきました。今回はそれらのさらに下の層——露光機とマスクの話です。実機で試せる題材ではないので、ASML の公開資料にある数値をもとに、図で追います。
この記事では次の5点を扱います。
- フォトマスクとは何か — 6インチの原版、EUV マスクは「反射」で写す
- EUV と High-NA EUV の違い — NA を上げると解像度が上がり、鏡が大きくなり、フィールドが半分になる理屈
- 「スティッチング」とは — 半分しか焼けないから縫う。つなぎ目の制約
- 9月8日に発表されたこと — ASML・TSMC・Samsung・Intel の一次を並べ、年表にする
- なぜマスクを大きくすると解決するのか — 計算と、動かさなければならないものの一覧
本記事の寸法・倍率・年次は、ASML・TSMC・Samsung・Intel の公式発表と、ASML の製品ページ・公開スライド（2022年 EUVL Workshop・2024年ストーリー）にあるものだけを使っています。12インチマスクの正式な寸法・厚さ、対応露光機の仕様は 2026年9月12日時点で一次資料に記載がなく、本記事では書きません。マスク周辺サプライヤーの参加表明も、社名を出した一次は見つけていません。
- High-NA EUV（NA 0.55）は解像度 8nm を得るために縮小率を横4倍・縦（走査方向）8倍のアナモルフィックにし、露光フィールドが 26×33mm から 26×16.5mm に半減した（ASML 公式）。半分より大きいダイは2回に分けて焼き、つなぐ（スティッチング）
- 12インチマスクは、マスク側を走査方向に伸ばしてフルフィールドを取り戻す手段。ASML・TSMC は「fab の生産性向上・コスト低減・スティッチング制約の除去」を理由に挙げ、パイロット 2031 年・量産 2033 年を目標に。Samsung・Intel が参加を表明
- それまでは6インチのまま High-NA を量産に使う。Intel は 18A の一部レイヤーで量産中（2026年7月）、Samsung は DRAM で 2028 年まで、TSMC は 2030 年から。マスクを変えるのは「使えるようになってから、もっと効かせる」ための2段目
🎭 1. フォトマスクとは — 6インチの原版、EUV マスクは「反射」で写す
フォトマスク（レチクル）は、チップの回路パターンを描いた「原版」です。露光機はマスクに光を当て、パターンを縮小してウエハ上の感光材（レジスト）に転写します。写真のネガと引き伸ばし機の関係に近く、ネガ（マスク）が1枚あれば、同じ像をウエハに何百回でも焼けます。
現在の半導体産業は、この原版に 6インチ角（一辺約152mm）の正方形基板を使っています。Samsung の発表文はこれを「業界は数十年にわたり6インチのフォトマスク規格に依存してきた」と表現しています。DUV（深紫外）でも EUV でも基板のサイズは同じで、露光機のマスクステージ、マスクを運ぶポッド、描画装置、検査装置、すべてが6インチ前提で作られています。
EUV（極端紫外線・波長 13.5nm）のマスクは、DUV と決定的に違う点が一つあります。光を透過させるのではなく、反射させることです。13.5nm の光はほとんどの物質に吸収されるので、レンズもガラスの透過マスクも使えません。そこで EUV マスクは、低熱膨張ガラスの基板に、反射用の多層膜（Mo/Si）を積み、その上に吸収体でパターンを描く構造になっています。AGC（福島県郡山市の AGC エレクトロニクスで製造）は自社の EUV マスクブランクスを「低熱膨張ガラス基板の表面に各種の光学薄膜を成膜したもの」と説明し、「限りなくゼロに近い微小欠陥」「ほぼ完全な平坦度」が求められると書いています（2018年）。このパターンを描く前の基板＋多層膜が「マスクブランクス」で、SEMI P37 という規格が EUV 用の基板とブランクスを定めています。
「反射で写す」には副作用があります。光を真上から当てると反射光が戻ってきて光源とぶつかるので、マスクには斜めから光を当てる必要があります。この「斜め」が、次の節で効いてきます。
- 縮小率：マスク上のパターンを何分の1に縮めてウエハに写すか。現行 EUV（NXE 系）は 4倍（マスク上 4mm → ウエハ上 1mm）
- 露光フィールド：1回の露光でウエハに写せる長方形の範囲。現行 EUV の最大フィールドは 26×33mm（ASML NXE:3400C 製品ページ）。ASML の公開スライドでは、これに対応するマスク上のパターン領域は 104×132mm（4倍で 26×33mm）
- ウエハ全面を焼くには、この長方形を敷き詰めるようにステージを動かして何十回も露光する。1つのチップ（ダイ）はフィールドより大きくできない——これが「レチクルリミット」と呼ばれる上限で、26×33mm なら 858mm² です
🔬 2. EUV と High-NA EUV — NA を上げると解像度が上がり、鏡が大きくなり、フィールドが半分になる
NA 0.33 → 0.55 で何が変わるか
露光機の解像度は、波長と NA（開口数）で決まります。NA は「光学系が光を集める能力」の指標で、大きいほど細い線が焼けます。ASML の説明では、NXE 系（NA 0.33）の解像度 13nm に対し、High-NA の EXE 系（NA 0.55）は 8nm。「1.7倍小さい形状を1回の露光で焼け、トランジスタ密度は 2.9倍」、また「像のコントラストが 40% 上がる」と製品ページにあります。多重露光（同じ層を何回も焼いて細かくする）を単回露光に戻せるので、工程が減り、欠陥の入る機会も減る——これが High-NA を入れる動機です。
鏡を大きくすると、マスクに当たる角度が大きくなる
NA を上げるには鏡（EUV はすべて反射光学系）を大きくします。すると、§1 で触れた「マスクに斜めから当てる」角度が大きくなります。ASML はこう説明しています。
Implementing this increase in NA meant using bigger mirrors. But the bigger mirrors increase the angle at which light hit the reticle, which has the pattern to be printed. At the larger angle the reticle loses its reflectivity, so the pattern can’t be transferred to the wafer. （NA を上げるには大きな鏡が要る。だが大きな鏡は、パターンを持つレチクルに光が当たる角度を大きくする。角度が大きいとレチクルは反射率を失い、パターンをウエハに転写できない）
多層膜の反射率は入射角に依存し、ASML の公開スライド（2022年）では、0.33NA で約11度だった入射角が、0.55NA を素直な等方縮小で作ると約18度になる、と図示されています。
解決策は「8倍縮小」か「アナモルフィック」か
角度を戻す一つの方法は、縮小率を 4倍から 8倍に上げることです。マスク上のパターンを大きく描けば、光学系の負担が減る。ただし ASML の言葉を借りると「それはチップメーカーに大きなレチクルへの切り替えを要求することになった」。
そこで ASML は アナモルフィック光学を選びました。一方向は 4倍、直交方向は 8倍という非対称な縮小です。入射角は約9度に収まり、マスクは6インチのまま使える——ASML は「半導体エコシステムへの影響を最小化した」と説明しています。
代償が、露光フィールドの半減です。8倍に縮む方向では、マスク上 132mm のパターン領域がウエハ上 16.5mm にしかならない。フィールドは 26×33mm から 26×16.5mm になり、ウエハ1枚を焼くのに必要な露光回数は2倍（ASML スライドでは「1枚あたり 188 ハーフフィールド」）になります。
上の図の左と中央は ASML の数値そのまま、右は「8倍方向のパターン領域を2倍にすればフィールドが戻る」という算術です（12インチマスクの実寸は未公表）。ASML は露光回数が2倍になる不利を、ウエハステージの加速度を 8g、レチクルステージを 32g（それぞれ NXE の2倍・4倍）に上げて補い、EXE:5000 で 185 枚/時超、2025年に 220 枚/時のロードマップ、と説明しています（2024年1月）。つまり High-NA はすでに6インチマスクで量産に入っています——Intel Foundry は 2026年7月に「Intel 18A の一部レイヤーを High-NA で量産、Panther Lake が出荷中」と ASML が発表しました。12インチマスクは、その先の「もっと効かせる」ための2段目です。
縦横で倍率が違う光学系のこと。映画のシネマスコープ撮影で横方向だけ圧縮して記録し、上映時に伸ばすアナモルフィックレンズと同じ言葉です。High-NA EUV ではマスク上のパターンを縦横で違う比率に描いておき、4倍／8倍で縮めるとウエハ上で正しい形になるように設計します。ASML のスライドによれば、楕円の照明瞳を円形の出射瞳に変換することで、x・y の解像度は同じになります。
🧵 3. 「スティッチング」とは — 半分しか焼けないから縫う
フィールドが 26×16.5mm になると、それより大きいダイは1回の露光で焼けません。たとえば現行 EUV のフルフィールドいっぱいに設計された大型のチップは、High-NA では上下2枚に分けて別々に露光し、境界でパターンをつなぐことになります。これがレチクルスティッチング（縫い合わせ）です。
| ダイの大きさ（走査方向） | 現行 EUV（26×33mm） | High-NA・6インチマスク（26×16.5mm） | High-NA・12インチマスク |
|---|---|---|---|
| 16.5mm 以下 | 1回 | 1回 | 1回 |
| 16.5〜33mm | 1回 | 2回に分けて縫う、または設計側で半分に収める | 1回 |
| 33mm 超 | 焼けない（レチクルリミット） | 焼けない | 焼けない |
縫い目には制約があります。2回の露光は別々のマスク（または同じマスクの別領域）で行われるので、境界で配線が正確に重なる必要があり、境界をまたぐパターンの設計ルールも別になります。Intel Foundry は9月8日の発表で、現行マスクでも High-NA の恩恵は得られるとして、「6インチマスクの中に収まるようフロアプランするか、Intel Foundry のスティッチング技術と PDK（プロセス設計キット）のソリューションを使うか」の2択を示しました。SPIE の同じ会議では ASML の Jan van Schoot 氏が「ハーフフィールドのスティッチングを支えるスキャナとマスクの要件」、Intel の Kimberly Pierce 氏が「High-NA EUV：量産のためのスティッチング」を発表しています。
つまり2026年9月時点の答えは「縫う技術を量産品質にする」と「縫わなくて済むマスクを作る」の両輪です。ASML と TSMC の発表文が12インチ移行の理由に挙げた3つ——「fab の生産性向上、チップ製造コストの低減、スティッチング制約の除去」——の3つ目がこれです。
📅 4. 9月8日に発表されたこと — 4社の一次を並べる
| 発表 | 誰が | 要点 |
|---|---|---|
| 12インチマスク移行イニシアティブ | ASML・TSMC（連名・9月8日） | 9月7日、SPIE BACUS に先立ち設立。パイロットライン 2031 年、12インチ対応 High-NA 露光機での先端ノード量産 2033 年。「High-NA EUV は現行6インチマスクで量産採用され、12インチへの移行は fab の生産性をさらに上げ、コストを下げ、スティッチング制約を取り除く」。「High-NA の採用企業と主要サプライヤーが参加に関心を表明」 |
| TSMC の High-NA 量産 | TSMC（同文中） | 「2030 年から先端ノードの量産に High-NA を使う意図」。ノードが進むほど High-NA を要するレイヤー数は増える見込み、主因は AI 向けの複雑なトランジスタ構造 |
| Samsung の参加と DRAM | Samsung・ASML（9月8日） | イニシアティブに参加。「業界は数十年、6インチ規格に依存してきた」。High-NA EUV を将来の DRAM 量産に業界初で 2028 年までに導入。「解像度向上により工程を簡素化し効率を上げ、DRAM の微細化ロードマップを延ばす」 |
| Intel Foundry の現状と両輪 | Intel・ASML（9月8日・Monterey） | High-NA で 100 万枚超のウエハを処理、18A の一部レイヤーで量産中。「顧客は現行マスクでも恩恵を得られる：6インチ内にフロアプランするか、スティッチングと PDK を使うか」。3年以上前から大判マスクのイニシアティブを主導。Fouquet 氏（ASML CEO）「6×12インチマスクへの進化を長く支えてきた」、Chandrasekaran 氏（Intel）「6インチでの High-NA を縫う／縫わないの両方で近く実現しつつ、6×12インチマスクへ移行する」 |
ASML の Christophe Fouquet CEO の言葉は、順序をはっきりさせています。
We expect the adoption of High NA EUV to increase progressively along the device scaling roadmap, first using current 6-inch masks and then further supported by 12-inch masks, which enable greater scanner productivity （High-NA EUV の採用はデバイスのスケーリングロードマップに沿って段階的に増えると見ている。まず現行の6インチマスクで、次に12インチマスクの支えを得て。12インチはスキャナの生産性をさらに高める）
年表にするとこうなります（一次に日付があるものだけ）。
最初の High-NA 露光機 EXE:5000 を Intel が設置（ASML）"] --> B["2026年7月15日
Intel 18A の一部レイヤーで High-NA 量産・Panther Lake 出荷（ASML）"] B --> C["2026年9月7日
SPIE BACUS に先立ち ASML×TSMC が 12インチマスク移行イニシアティブを設立"] C --> D["2026年9月8日
ASML×TSMC・Samsung×ASML・Intel×ASML が発表"] D --> E["2028年まで
Samsung：High-NA を DRAM 量産に導入（業界初・6インチマスク）"] E --> F["2030年
TSMC：先端ノードの量産に High-NA を投入（6インチマスク）"] F --> G["2031年まで
12インチマスクのパイロットライン"] G --> H["2033年まで
12インチ対応 High-NA 露光機で先端ノード量産"]
「12インチ」と「6×12インチ」で呼び方が違う点は補足しておきます。ASML・TSMC・Samsung の発表文は「12-inch photomasks」、Intel の発表文中の Fouquet 氏と Chandrasekaran 氏の発言は「6×12-inch」です。長辺だけを2倍にした 6×12インチ（約152×305mm）の長方形と読むのが Intel の表現に沿いますが、正式な寸法・厚さは9月12日時点で一次資料に記載がありません。
🏭 5. なぜマスクを大きくすると解決するのか — 計算と、動かすものの一覧
算術は単純
ASML の公開スライドの数値を使うと、話は割り算だけです。
| マスク上のパターン領域 | 縮小率 | ウエハ上のフィールド | |
|---|---|---|---|
| 現行 EUV（NA 0.33） | 104 × 132mm | 4× / 4× | 26 × 33mm |
| High-NA・6インチ | 104 × 132mm | 4× / 8× | 26 × 16.5mm |
| High-NA・12インチ（算術） | 104 × 264mm | 4× / 8× | 26 × 33mm |
8倍に縮む方向のパターン領域を2倍（132mm → 264mm）にすれば、ウエハ上は 33mm に戻ります。6インチ（152mm）の基板に 132mm のパターン領域が載っているのだから、264mm を載せるには 12インチ（305mm）級の長辺が要る——「6×12インチ」という Intel の言い方は、この算術と整合します（12インチ側のパターン領域の実値は未公表です）。
フィールドが戻ると、①ウエハ1枚あたりの露光回数が半分に戻る（ステージの移動・加減速・整定の回数が減り、生産性が上がる）②フィールドより大きいダイを縫わずに焼ける（スティッチング制約の除去）③マスク1枚に載る回路が2倍になる。ASML・TSMC が挙げた「生産性・コスト・スティッチング」はこの3つに対応します。
動かさなければならないもの
ただし「マスクを大きくする」は、露光機の設計変更で済む話ではありません。Intel の発表文は、3年以上のイニシアティブでマスクメーカー・自動化サプライヤー・EDA パートナー・材料メーカー・半導体メーカーと「標準・インフラ・技術」を揃えてきた、と書いています。マスクの一生を追うと、何が6インチ前提で作られているかが見えます。
低熱膨張ガラス基板＋反射多層膜＋吸収体
（材料メーカー）"] --> W["パターン描画
電子ビーム描画装置
（マスクメーカー）"] W --> I["検査・修正
欠陥検査装置・修正装置"] I --> P["ペリクル
異物からパターンを守る薄膜"] P --> POD["搬送・保管
マスクポッド・自動搬送
（自動化サプライヤー）"] POD --> S["露光機
レチクルステージ・レチクルハンドラ
（ASML）"] E["設計データ
フロアプラン・PDK・OPC
（EDA パートナー）"] --> W S --> F["ウエハ上のフィールド
26×33mm に戻る"]
- ブランクス：基板の研磨・多層膜の成膜・欠陥ゼロの管理を、面積2倍で成立させる。AGC は EUV ブランクスを福島県郡山市で製造しており（2018年の発表）、こうした材料メーカーの設備が対象になる
- 描画・検査：電子ビームで描く時間と、欠陥を検査する時間は面積に比例する。装置のステージ・真空チャンバも6インチ前提
- ペリクル：EUV 光を透過しつつマスク面を覆う薄膜。面積が2倍になれば膜の張り方も変わる
- ポッド・搬送・露光機：マスクを運ぶ容器、fab の自動搬送、露光機のレチクルステージとハンドラ。§2 で触れた「レチクルステージ 32g」の設計は6インチのマスクの質量が前提
これらのサプライヤーで、9月12日時点で社名を出して参加を表明した一次資料は筆者が確認した範囲では見つかりませんでした。 ASML の発表文は「半導体メーカー、マスクサプライヤー、パートナーの強い初期支持」と書くにとどめています。だからこそ「パイロットライン 2031 年」という5年先の日付を業界に向けて公開したことに意味があります。ブランクスから搬送まで、投資判断を要する各社に「いつまでに何が要るか」を示した形です。
- High-NA はもう待たなくてよい：6インチマスクのまま Intel が量産に使い、Samsung が 2028 年、TSMC が 2030 年と、採用時期が具体化した
- 「半分しか焼けない」制約には2つの出口がある：縫う技術（Intel の PDK・SPIE の発表）と、縫わなくて済むマスク（12インチ）。片方に賭けず両輪で進む
- 規格変更が7年計画で公開された：設備投資を要するサプライヤーにとって、日付のあるロードマップは「作ってよい」の合図になる
筆者は KiCad で基板を起こし、製造は面付けされたパネルの一部として発注する側です。その立場でこの発表を読んで、いちばん腑に落ちたのは、光学で解けない制約を「部材の規格」を変えて解く、という選択の重さでした。ASML は 2024 年の解説で、8倍縮小を採らなかった理由を「チップメーカーに大きなレチクルへの切り替えを要求することになる」からだと書き、アナモルフィックを「エコシステムへの影響を最小化した」と説明しています（事実）。つまり最初は規格を守るために光学で無理をし、量産に入った今、光学の無理を規格で戻す方向に舵を切った。順番が逆ではなく、この順番だから成立している——と筆者は受け止めました。
基板の側にも似た構造があります。自分の基板を製造パネルの寸法に収めるために分割し、後で連結する設計は、継ぎ目の位置決めと強度に必ず気を使います（筆者は 3D プリンタのベッドより大きな筐体を2分割して接合したとき、継ぎ目の段差に泣きました）。スティッチングの「境界で配線を正確に重ねる」制約は、規模こそ桁違いでも同じ種類の面倒です。そして、面倒を減らす根本策が「ベッドを大きくする」であることも同じで、そのときは治具も設定も全部作り直しになる。マスクの寸法を変えるとブランクスからポッドまで全部が対象になる、という §5 の一覧は、その拡大版だと感じました。
もう一つ、筆者が評価したいのは、縫う技術の量産化と、縫わなくて済むマスクの開発を同時に、日付つきで公開したことです。手元の設計でも、当面の回避策と根本策を同時に持ち、どちらに何年かけるかを決めておくと、回避策に居座らずに済みます。これは筆者の感想で、2031 年・2033 年という目標が守られるかどうかは、今後の発表で追うべき事実の側の話です。
まとめ
| 観点 | 内容（2026年9月12日時点） |
|---|---|
| 何が起きたか | 9月7日、ASML×TSMC が High-NA EUV 向け 12インチフォトマスク移行イニシアティブを設立、8日に発表。パイロットライン 2031 年・量産 2033 年。Samsung が参加、Intel が「6×12インチへの移行」と現行6インチでのスティッチングの両輪を表明 |
| 理屈 | High-NA（NA 0.55）は解像度 8nm（NXE は 13nm）。鏡が大きいとマスクへの入射角が増えて反射率が落ちるため、縮小率を 4×／8× のアナモルフィックにして6インチマスクを維持。代償として露光フィールドが 26×33mm → 26×16.5mm に半減、露光回数は2倍（ASML 公式） |
| スティッチング | 半分より大きいダイは2回に分けて焼き、境界で縫う。Intel は「6インチ内にフロアプラン」か「スティッチング＋PDK」の2択を提示し、量産向けの発表を SPIE で実施 |
| なぜ12インチで解けるか | 8倍方向のパターン領域を 132mm → 264mm にすればウエハ上 33mm に戻る（算術）。露光回数が元に戻り、縫わずに済み、マスク1枚の回路が2倍。ASML・TSMC の理由は「生産性・コスト・スティッチング制約の除去」 |
| 採用時期 | Intel：18A の一部レイヤーで量産中（2026年7月）。Samsung：DRAM 量産に 2028 年まで。TSMC：先端ノード量産に 2030 年から。いずれも6インチマスクで |
| 動くもの | ブランクス・描画・検査・ペリクル・ポッド・搬送・露光機のレチクル系。Intel は「マスクメーカー・自動化・EDA・材料・半導体メーカー」と標準を整備中 |
| 未確認 | 12インチマスクの正式寸法・厚さ、対応露光機の仕様、サプライヤー各社の参加表明（一次に記載なし） |
よくある質問（FAQ）
Q. 12インチマスクの寸法は決まっているのですか？
ASML・TSMC・Samsung の発表文は「12-inch」、Intel の発表文中の発言は「6×12-inch」です。長辺だけ2倍の長方形と読めますが、正式な寸法・厚さ・パターン領域は9月12日時点で一次資料に記載がありません（未確認）。本記事の図の右側は「8倍方向のパターン領域を2倍にすればフィールドが戻る」という算術の概念図です。
Q. High-NA EUV は12インチマスクがないと使えないのですか？
いいえ。ASML は「High-NA は現行の6インチマスクで量産採用される」と明記し、Intel は 2026年7月から 18A の一部レイヤーで量産に使っています。Samsung の DRAM（2028年まで）、TSMC の先端ノード（2030年から）も6インチマスクでの採用です。12インチは「さらに生産性を上げ、スティッチング制約を取り除く」ための次の段階です。
Q. スティッチングとは何ですか？
露光フィールド（High-NA では 26×16.5mm）より大きいダイを、2回に分けて露光し、境界でパターンをつなぐ手法です。境界で配線を正確に重ねる必要があり、設計ルールも別になります。Intel は「6インチマスク内にフロアプランする」か「スティッチングと PDK を使う」かの2択を示し、量産向けのスティッチングを SPIE で発表しています。
Q. なぜ露光フィールドが半分になるのですか？
NA を 0.33 から 0.55 に上げると鏡が大きくなり、マスクに光が当たる角度が増えて多層膜の反射率が落ちるためです。ASML はこれを、縦横で縮小率を変える（4倍／8倍）アナモルフィック光学で回避し、6インチマスクを維持しました。8倍に縮む方向ではマスク上 132mm がウエハ上 16.5mm にしかならないので、フィールドは 26×33mm から 26×16.5mm になります（ASML 公式資料）。
Q. なぜ Samsung は DRAM が先なのですか？
Samsung の発表文は「High-NA EUV は解像度の向上により工程の簡素化と効率化を可能にし、DRAM の微細化ロードマップを延ばすと期待される」と説明しています。ASML の 2022年スライドも Samsung の「DRAM のビット成長の鍵は EUV」という発言を引用しています。ロジックより先に DRAM で採用する理由をこれ以上具体的に述べた一次資料は見つけていません。
Q. 日本のマスク関連メーカーは関係しますか？
ブランクス・描画・検査・ペリクルのすべてが「6インチ前提」の見直し対象になるので、関係は深いはずです。ただし9月12日時点で、社名を出して参加を表明した一次資料は筆者が確認した範囲で見つかりませんでした。本記事で名前を挙げた AGC は、同社が EUV マスクブランクスを福島県郡山市で製造していると自社発表（2018年）していることを根拠にした例示で、今回のイニシアティブへの参加を示すものではありません。
関連記事
- ファウンドリ戦争2026｜TSMC 2nm量産とIntel 18Aを技術で掘る：High-NA を最初に量産に使った Intel 18A と、2030年に使う TSMC の先端ノード
- Rapidus 2nm、年内にテストチップへ：日本の先端ノード。EUV 露光機の話はここにも
- ソニー×TSMCが熊本合弁を正式契約：TSMC と日本の接点
- メモリ高騰はなぜ続くのか｜続報：Samsung が High-NA を先に入れる DRAM 側の市場
- メモリ長期契約が3強の外へ：DRAM の供給構造
参考
- TSMC and ASML Announce Initiative to Pioneer Industry Transition to Large-Format Photomasks for High NA EUV（ASML・2026年9月8日）
- 同（TSMC・2026年9月8日）
- Samsung Electronics and ASML Expand Strategic Collaboration for Next-Generation Semiconductor Manufacturing（Samsung・2026年9月8日）
- Intel Foundry and ASML Collaborate to Accelerate Industry Readiness for High-NA EUV（ASML・2026年9月8日）
- High NA EUV reaches new readiness milestone with first high-volume Logic product（ASML・2026年7月15日）
- 5 things you should know about High NA EUV lithography（ASML・2024年1月25日）
- TWINSCAN EXE:5000（ASML）／TWINSCAN EXE:5200B（ASML）／TWINSCAN NXE:3400C（ASML）
- High NA EUV: Getting closer to introduction（Jan van Schoot・ASML・EUVL Workshop 2022・PDF）
- SEMI P37 - Specification for Extreme Ultraviolet Lithography Substrates and Blanks（SEMI）
- AGC to Further Expand its Supply System for EUVL Mask Blanks（AGC・2018年11月28日）