<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/">
  <channel>
    <title>Sigrok on 電子工作でライフハック！</title>
    <link>https://electwork.net/tags/sigrok/</link>
    <description>Recent content in Sigrok on 電子工作でライフハック！</description>
    <image>
      <title>電子工作でライフハック！</title>
      <url>https://electwork.net/images/ogp-default.jpg?v=3</url>
      <link>https://electwork.net/images/ogp-default.jpg?v=3</link>
    </image>
    <generator>Hugo -- gohugo.io</generator>
    <language>ja</language>
    <lastBuildDate>Wed, 23 Sep 2026 00:00:00 +0900</lastBuildDate><atom:link href="https://electwork.net/tags/sigrok/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>RP2040で16chロジックアナライザを自作｜KiCad 10で設計してJLCPCBのPCBAに発注するまで【自作ロジアナ #1】</title>
      <link>https://electwork.net/posts/jlcpcb-rp2040-logic-analyzer-01-design-and-order/</link>
      <pubDate>Wed, 23 Sep 2026 00:00:00 +0900</pubDate>
      
      <guid>https://electwork.net/posts/jlcpcb-rp2040-logic-analyzer-01-design-and-order/</guid>
      <description>ロジックアナライザを持っていないので、RP2040で16chのロジアナ基板を自作する連載の第1回。1.8V〜5Vを受ける入力回路（TXU0104×4）とファーム3種が同居するピン配置の決め方、KiCad 10の回路図をPythonで生成してERC 0・期待ネット88本一致まで検証した方法、freeroutingがビアを1個も打たない原因など自動配線の落とし穴3つ、JLCPCB 4層の設計値とBOM/CPL（Basic/Extended・回転補正）、PCBA発注の画面と費用までを通しで扱います。</description>
    </item>
    
  </channel>
</rss>
